AS4C256M8D2A-25BCN

Alliance Memory
913-A4C256M8D2A25BCN
AS4C256M8D2A-25BCN

Fabricante:

Descripción:
DRAM DDR2, 2G, 256M x 8, 1.8v, 60-ball BGA, 400MHz, (A-die) Commercial Temp - Tray

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

En existencias: 161

Existencias:
161 Se puede enviar inmediatamente
Plazo de entrega de fábrica:
16 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Las cantidades superiores a 161 estarán sujetas a requisitos mínimos de pedido.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$14.71 $14.71
$13.65 $136.50
$13.22 $330.50
$12.90 $645.00
$12.59 $1,259.00
$12.18 $3,215.52
$11.85 $6,256.80
1,056 Presupuesto

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR2
2 Gbit
8 bit
400 MHz
FBGA-60
256 M x 8
400 ps
1.7 V
1.9 V
0 C
+ 85 C
AS4C256M8D2A
Tray
Marca: Alliance Memory
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 264
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 59 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

USHTS:
8542320036
ECCN:
EAR99

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.