SN74LV2T74PWR

Texas Instruments
595-SN74LV2T74PWR
SN74LV2T74PWR

Fabricante:

Descripción:
Básculas electrónicas 1.8-V to 5.5-V singl e power supply dual

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

En existencias: 2,905

Existencias:
2,905 Se puede enviar inmediatamente
Plazo de entrega de fábrica:
6 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:
Empaque:
Envase tipo carrete completo (pedir en múltiplos de 3000)

Precio (USD)

Cantidad Precio unitario
Precio ext.
Cinta cortada / MouseReel™
$0.45 $0.45
$0.312 $3.12
$0.279 $6.98
$0.242 $24.20
$0.224 $56.00
$0.213 $106.50
$0.204 $204.00
Envase tipo carrete completo (pedir en múltiplos de 3000)
$0.193 $579.00
$0.188 $1,128.00
† $7.00 Se agregará y calculará la tarifa de MouseReel™ en su carrito de compras. Ningún artículo de MouseReel™ se puede cancelar ni devolver.

Atributo del producto Valor de atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Básculas electrónicas
RoHS:  
LV
TSSOP-14
CMOS
1.6 V
5.5 V
SMD/SMT
- 40 C
+ 125 C
Reel
Cut Tape
MouseReel
Marca: Texas Instruments
Número de líneas de entrada: 2 Input
Número de líneas de salida: 2 Output
Tipo de producto: Flip Flops
Serie: SN74LV2T74
Cantidad de empaque de fábrica: 3000
Subcategoría: Logic ICs
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

CAHTS:
8542390000
USHTS:
8542390090
TARIC:
8542319000
MXHTS:
8542399999
ECCN:
EAR99

SN74LV2T74/SN74LV2T74-Q1 Dual D-Type Flip-Flop

Texas Instruments SN74LV2T74/SN74LV2T74-Q1 Dual D-Type Flip-Flops contain two independent D-type positive-edge-triggered flip-flops. A low level at the preset (PRE) input sets the output high. A low level at the clear (CLR) input resets the output low. Preset and clear functions are asynchronous and not dependent on the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs (Q, Q) on the positive-going edge of the clock (CLK) pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the input clock (CLK) signal. Following the hold-time interval, data at the data (D) input can be changed without affecting the levels at the outputs (Q, Q). The output level is referenced to the supply voltage (VCC) and supports 1.8V, 2.5V, 3.3V, and 5V CMOS levels.