74LVC1G373DBVR1G4

Texas Instruments
595-4LVC1G373DBVR1G4
74LVC1G373DBVR1G4

Fabricante:

Descripción:
Pestillos Single D-Type Latch with 3S Output

Ciclo de vida:
Nuevo producto:
Lo nuevo de este fabricante.
Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

En existencias: 5,997

Existencias:
5,997 Se puede enviar inmediatamente
Plazo de entrega de fábrica:
12 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$1.31 $1.31
$0.799 $7.99
$0.672 $16.80
$0.51 $51.00
$0.441 $110.25
$0.348 $348.00
Envase tipo carrete completo (pedir en múltiplos de 3000)
$0.298 $894.00
$0.248 $2,232.00
$0.245 $4,410.00

Atributo del producto Valor de atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Pestillos
RoHS:  
D-Type
LVC
1 Output
SOT-23-6
Non-Inverting
32 mA
- 32 mA
1.65 V
5.5 V
- 40 C
+ 125 C
Reel
Cut Tape
Marca: Texas Instruments
Estilo de montaje: SMD/SMT
Número de canales: 1 Channel
Número de líneas de entrada: 1 Input
Corriente de suministro operativa: 10 uA
Tipo de producto: Latches
Serie: 74LVC1G373DBVR1G4
Cantidad de empaque de fábrica: 3000
Subcategoría: Logic ICs
Corriente de suministro - Máx.: 10 uA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

USHTS:
8542390090
TARIC:
8542319000
MXHTS:
8542399999
ECCN:
EAR99

SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches

Texas Instruments SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches are designed for 1.65V to 5.5V VCC operation. This device is particularly suitable for implementing I/O ports, buffer registers, working registers, and bidirectional bus drivers. The Q outputs follow the data (D) inputs while the latch-enable (LE) input is high. When LE is taken low, the Q outputs are latched at the logic levels set up at the D inputs.